母 公 開 特 許 公 報 (A) 昭64-49176

| <pre>⑤Int Cl.⁴</pre> | 識別記号 | 庁内整理番号 | | ❸公開 | 昭和64年(19 | 89) 2月23日 |
|--|-------|--|-----------|----------|------------|-------------|
| G 11 B 20/14 H 03 L 7/08 7/10 H 04 L 7/02 | 3 5 1 | A-8322-5D M-8731-5J B-8731-5J B-6914-5K | 審査請求 | 去詰求 | 発明の数 1 | (全 9百) |
| H 04 L 7/02 | | D OSIA JIK | 一番、真、間、少・ | ンコーロロ・ジー | 3031-18C T | (ar. 5 pq.) |

の発明の名称 PLL回路

②特 願 昭62-205015

20出 願 昭62(1987)8月20日

砂発 明 者 猪 鼻 治 行 埼玉県川越市大字山田字西町25番地1 パイオニア株式会 社川越工場内

砂発 明 者 坂 元 俊 一 郎 埼玉県川越市大字山田字西町25番地1 パイオニア株式会 社川越工場内

砂発 明 者 高 田 英 明 神奈川県横浜市戸塚区吉田町292 株式会社日立製作所家 電研究所内

⑪出 顋 人 バイオニア株式会社 東京都目黒区目黒1丁目4番1号

⑪出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 淹野 秀雄 外1名

明 細 書

1.発明の名称

PLL回路

2. 特許請求の範囲

NRZIデータ列の復調クロックを発生する電 圧制御発振器と、

該電圧制御発振器からの復調クロックを可変入力とし、かつNRZIデータ列を基準入力として両者の位相を比較し位相のずれに応じた信号を出力する位相比較器と、

前記電圧制御発振器からの復調クロックと前記 NRZIデータ列の周波数を比較し周波数のずれ に応じた信号を出力する周波数比較器と、

前記位相比較器の出力と前記周波数比較器の出力とを加算し、該加算結果により前記電圧制御発 振器を制御する加算器とを備え、

前記周波数比較器は前記NRZIデータ列から 最小タイムインターバルのデータを検出するイン ターバル検出手段と、該検出したデータ長内に現 われる前記電圧制御発振器からの復調クロックの 数を計数する計数手段とを傭え、該計数結果により前記NRZIデータ列と復調クロックとの周波数のずれに応じた信号を出力する、

ことを特徴とするPLL回路。

3.発明の詳細な説明

(発明の技術分野)

本発明は、NRZIデーク列からクロック成分を抽出してNRZIデータ列を復調すめための復調クロックを発生するPLL回路に関するものである。

(発明の技術的背景及びその問題点)

この種のPLL回路は例えば回転ヘッド式デジ クルオーディオテープレコーダ (R-DAT) に その使用を見ることができる。

R-DATでは、例えば16ビットのデータを 上位8ビットと下位8ビットに分け、各8ビット に対し10ビットの符号を対応させた8/10変 調(8/10M)をしたNRZIデータ列として 記録が行われている。そして、その再生NRZI データ列すなわち8/10M信号を復調するには、NR21データ列からクロック成分を抽出し、該抽出クロック成分に基づいて発生した復調クロックによりデークを読取る必要がある。

データを最少の誤り率で読取るには、NRZIデータ列の最大繰り返し周波数の2倍の周波数で、かつNRZIデータ列と所定の位相関係の復調クロックが必要である。このために、PLL回路の位相比較器の基準入力として8/10M信号を、可変入力として復調クロックであるVCOの出力信号をそれぞれ入力し、位相比較器の出力によりVCOを制御して8/10M信号に位相の一致した復調クロックをVCOに発生させることが行われている。

ところが、位相比較器は、8/10M信号の周波数がVCOの自走周波数と違い過ぎ、両周波数の差が一般にキャプチャレンジと呼ばれる所定範囲内にないと、その出力に信号が現われずVCOの制御ができないため、いつまでもPLL回路は位相ロック状態とならない。

ために成されたもので、十分に大きなキャプチャレンジを実現することのできるPLL回路を提供することを目的としている。

(概 要)

上記目的を達成するため本発明により成された PLL回路は、位相比較器の出力だけでなく周波 数比較器の出力によっても電圧制御発援器を制御 できるようにすることにより、キャプチャレンジ の拡大を図っている。

(実施例)

以下、本発明によるPLL回路の一実施例を図面に基づいて説明する。

第1図は実施例の機略構成を示すプロック図であり、図において、1は例えばR-DATの再生信号である8/10M信号が入力される信号入力端子、2は8/10M信号を復調するためPLL回路により発生される復調クロックを出力するクロック出力端子である。3は基準入力に8/10

ところで、R-DATにおいて再生オンすると、キャプスタンの回転によりテープ走行が開始されると共に回転へっドを有するドラムが回転さなる。このことによってテープ上の記録が回転へっドによってテープ上の記録が得られるがにはよって、アウスを値にならなが、ないの間に回転へっドとテープの相対速度が所定値になられない。そこで、再生オンから早期に回転へっドとテーボ及の用生オンから早期に回転へっドとテーボ及がキャプスタンサーボに種々の工夫が施まがある。

このような欠点はPしし回路のキャプチャレンジを拡大することによって解消することができるが、従来これを満足させるに十分なキャプチャレンジをもったPしし回路がなかった。

(発明の目的)

本発明は上述した従来のものの欠点を除去する

M信号が、可変入力に復調クロックがそれぞれでは8/10M信号と復調クロックとの周波数ののは8/10M信号と復調クロックときるときるとない。 第1のキャレンジ内にあるところでが相にして、位相のずれ量及で信号が、他方のようでをとってもり、であり、では8/10M信号が、他方のカカに8/10M信号が、他の数を上でであり、の周波数を上でで第1のキャレンジ内に8/10mがまりのかけ、の周波数を上でで第1のキャレンシーによりによりによりによりによりによりによりによりによりによりには後にはないではない。

PD3及びFC4からのエラー信号は、それぞれ第1のローパスフィルタ(LPF)5及び第2のLPF6により高い周波数成分が除去された後、加算器7の2つの入力の各々に入力される。加算器7は両エラー信号を加算し、それを電圧制御発援器(VCO)8の制御入力に印加する。VCO

8 はその制御入力に印加される制御信号により発 振周被数が制御され、その出力に復調クロックを 発生する。

本例では、上記第1のキャプチャレンジは略± 5%、第2のキャプチャレンジは略±10%となるようにされていて、PLL回路全体としては± 10%のキャプチャレンジをもつように働く。

ところで、8 / 1 0 M信号は、その変調原理により、最少タイムインターバルをTしたとき 1 T , 2 T , 3 T , 4 T の H L のパルスを組合せた第 2 図 (a) に示すような N R 2 「データ列からなる。なお、T は回転ヘッドとテープの相対速度により変化し、正常再生時の所定の相対速度では

 $T = \frac{1}{9.4 \text{ M H z}}$ となっていて、そのときの復

調クロックの周期(1 9.4 M H z) に等しくなる。

以上のことから、8/10M信号と復調クロックとの周波数比較には一定周期の連続した信号の

周波数比較を行う周波数比較器は使用することが できない。

従って、1 T パルスの期間内に復調クロックの 立上りエッジが2回現われることを検出すること により、復調クロックの周波数が高いことを知る ことができ、その検出の額度は周波数差に比例す

る。また、1 Tパルスの期間内に復調クロックの 立上りエッジが全く現われないことを検出するこ とにより、復調クロックの周波数が低いことを知 ることができ、その検出の頻度は周波数差に比例 する。

よって、上記検出頻度とその内容にそれぞれ応じた大きさと極性のエラー信号を発生し、これを LPF5、加算器8を介してVCO8に印加する ことによって、復調クロックと8/10M信号の 同波数が一致するようにVCO8の発振周波数を 制御することができる。

上述のような制御の過程で8/10M信号と復調クロックとの周波数差が第1のキャプチャレンジ内に入ると、PD3の出力にもエラー信号が現われ、これとFC4からのエラー信号とを加算したものでVCO8の制御が行われ、最終的には8/10M信号と復調クロックとの周波数と位相が一致した状態にロックされるようになる。

次に、 8 / 1 0 M信号中から1 Tパルスを検出 する原理を第 4 図を参照して説明する。1 Tパル スを検出するには、2 Tパルスと区別できればよく、この判別能力が第2のキャプチャレンジを決定する。今、キャプチャレンジ±10%とすると、1 Tパルスの最大タイムインターバルは1.1 Tになり、2 Tパルスの最少タイムインターバルは1.8 Tになる。従って、両パルスのタイムインターブルの差0.7 Tの特度、つまり±0.35 Tの特度でインターバルを測定できれば、1 Tパルスを2 Tパルスと区別して検出することができる。よって、パルス信号から1 Tパルスを検出するためには、水晶発振器により発生した周期が0.35 Tとなる一定周波数の検出クロックを使用すればよい。

勿論、2 Tパルスを検出して同様のこと行って もよいが、この場合には、2 Tパルスと 3 Tパル スとの判別により周波数の高い検出クロックが必 要になるので、ICの高周波特性上好ましくない ことが生じるので実際的でない。

第5図は上述した原理に基づいて動作するFC4の具体例を示し、図において、4-1は周期0.35Tの周波数の検出クロックが入力される検出

クロック入力端子、4-2は8/10M信号が入力される8/10M信号入力端子、4-3は復調クロック、すなわちVCO8(第1図)の出力が入力される復調クロック入力端子である。

上記検出クロックはANDゲート4~4及び4 - 5 をそれぞれ介して 3 ピットカウンタ 4 - 6 及 び4-1のクロック入力CKに、インパータ4-8 を介して D ラッチ回路 4 - 9 及び 4 - 1 0 のク ロック入力CKに、そしてシフトレジスタ4-1 1のクロック入力CKにそれぞれ入力される。8 / 1 0 M信号はインバータ 4 - 1 2 を介してカウ ンタ4-6のリセット入力R及びDラッチ回路4 - 1 3 のクロック入力 C K に、カウンタ 4 - 7 の リセット入力R、シフトレジスタ4-11のシリ アルデータ入力SI、Dラッチ回路4-14のク ロック入力CK、ANDゲート4-15の一方の 入力及びNORゲート4-16の一方の入力にそ れぞれ入力される。復調クロックはANDゲート 4-17及び4-18をそれぞれ介してカウンタ 4-19及び4-20のクロック入力CKに入力 される。

カウンタ4-6及び4-7のQ3出力はDラッチ回路4-9及び4-10のD入力にそれぞれ入力され、Dラッチ回路4-9及び4-10のQ出力はインバータ4-21及び4-22をそれぞれ介してANDゲート4-4及び4-5の入力にゲート信号としてそれぞれ入力される。またインバータ4-21の出力はANDゲート4-25及び4-26の一方の入力に、インバータ4-22の出力はANDゲート4-25及び4-26の一方の入力にそれぞれ入力される。

シフトレジスタ4-11のQ2出力はANDゲート4-15及びORゲート4-16の他方の入力にそれぞれ入力される。ANDゲート4-15の出力はDラッチ回路4-13及びカウンタ4-20のリセット入力Rに、NORゲート4-16の出力はDラッチ回路4-14及びカウンタ4-19及び4-20のQ1出力はNORゲート4-27及び4-28の一方の入力にそれ

ぞれ入力され、カウンタ4-19のQ2出力はANDゲート4-23及びNORゲート4-27の他方の入力にそれぞれ入力されると共にインバータ4-23を介してANDゲート4-17の他方の入力に入力される。

カウンタ4-20のQ2出力は、ANDゲート 4-25及びNORゲート4-28の他方の入力 にそれぞれ入力されると共にインバータ4-30 を介してANDケート4-18の他方の入力に入 力される。

NORゲート4-27及び4-28の出力はANDゲート4-24及び4-26の他方の入力に入力され、ANDゲート4-23及び4-24の出力はDラッチ回路4-14のD1及びD2入力にそれぞれ入力され、ANDゲート4-25及び4-26の出力はDラッチ回路4-13のD1及びD2入力にそれぞれ入力される。

D ラッチ回路 4 − 1 4 の Q 1 及び Q 2 出力は O R ゲート 4 − 3 1 及び 4 − 3 2 の一方の入力に、 D ラッチ回路 4 − 1 3 の Q 1 及び Q 2 出力は O R

ゲート4-31及び4-32の他方の入力にそれぞれ入力される。ORゲート4-31及び4-32の出力はモノマルチバイブレータ(MMV)4-33及び4-34の入力に入力され、MMV4-33及び4-34の出力は加算器4-35の一入力及び+入力にそれぞれ入力され、加算器4-35の出力が第2のLPF6(第1図)の入力に入力される。

上記カウンタ4-6,4-7,4-19及び4-20はそのクロック入力CKがHからしい、に立て、1、をカウントとに応じて、1、をカウントとに応じて、1、をカウントを行わない。 サーベルになって、1、に応力 では、1、に応力 では、1、にかり、1、に応力 では、1、に応力 では、1、に応力 では、1、にかり、1、にかり、1、にかり、1、にかり、1、にかり、1、にかり

4-13及び4-14はそのクロック入力 C K が Hからレベルに立下ることに応じて D 1 及び D 2の状態をそれぞれ取り込みラッチして Q 1 及び Q 2 出力にそれぞれ送出する。

以上の構成において、第5図中各部の波形を示す第6図乃至第8図のタイミングチャート図を参照して動作を説明する。

今、8/10M信号入力端子4-2に第6図に 示すような8/10M信号が入力され、かつ復復 のロック入力端子4-3に本来再生されるが、スクロック入力端子4-3に本来再生されるが、スクロックと等しい周波数の復調クロックが、インバータイー12を介して8/10M信号が入力されているカウンタ4-6は、8/10M信号が入していいの期間だけカウントを行う。一方、リセトカウは8/10M信号が入力されていの別間だけカウントを行わず、Lレベルの期間だけカウントを行わず、Lレベルの期間だけカウントを行う。

カウントを行う。しかし、この t 1 ~ t 2 の期間 は下に等しく、この下時間内には 4 個の検出クロックをカウントすることができないため、カウンタ 4 ~ 6 の Q 3 出力もしレベルのままである。カウンタ 4 ~ 6 及び 4 ~ 7 は 8 / 1 0 M信号の立下 り及び立上りエッジによってそれぞれリセットされ次のカウントに備えられる。

 また、両Dラッチ回路 4 - 9 及び 4 - 1 0 が共にして、ルをラッチした状態にあるとすると、そのQ出力が共にしレベルにあり、これがインパータ4 - 2 1 及び 4 - 2 2をそれぞれ介して入力されている A N Dゲート 4 - 4 , 4 - 2 3 , 4 - 2 6 は開状態にある。 従って、 A N Dゲート 4 - 4 及び 4 - 5 の出力には第 6 図 a 及び d に示すよいに これらを通過した検出クロック入力 C K にそれぞれ入力されている。

8 / 1 0 M 信号がレレベルにある時点 t。 ~ t 。 の間では、カウンタ 4 - 7 が A N D ゲート 4 - 5 の出力に現われる検出クロックをカウントするが、そのカウント値は 4 となる前の時点 t . においてリセットされるため、カウンタ Q 3 の出力は第 6 図 e に示すようにレベルになっている。 時点 t . ~ t . の間ではカウンタ 4 - 6 はカウントを行わず、 8 / 1 0 M 信号のレベルがHレベルになっている時点 t . ~ t . の間で検出クロックの

タ4-22の出力がしレベルになることにより、 ANDゲート4-5が閉じられ、その出力には第 6図dに示すように検出クロックは現われなくなり、カウンタ4-7のそれ以上のカウントは行われない。カウンタ4-7は8/10M信号が時点 t:においてしから日レベルに立上ることにより リセットされ、そのQ出力がしレベルになるため、 このLレベルが次の検出クロックによってDラッ チ回路4-10にラッチされ、これによりインバータ4-22の出力が日レベルになり、ANDゲート4-5の 出力に第6図dに示すように再び検出クロックが 現われるようになる。

次の時点 t 」 ~ t 。の間では、カウンタ 4 - 6 が検出クロックのカウントを行う。この t 』 ~ t 。の期間は 3 T に等しく、従ってこの 3 T 時間内にカウンタ 4 - 6 は 4 個の検出クロックをカウントし、その時点でそのQ 3 出力は第 6 図 b に示すようにしレベルから H レベルに立上り、 D ラッチ回路 4 - 9 の D 入力はしレベルから H レベルにな

る。このHレベルのD入力はDラッチ回路4-9 のクロック入力CKに入力されている検出パルス の立下りにより、Dラッチ回路4~9にラッチさ れ、それまでしレベルであったそのQ出力が日レ ベルになり、これを反転するインバータ4-21 の出力は第6図cに示すようにLレベルになる。 インバータ4-21の出力がLレベルになること により、ANDゲート4ー4が閉じられ、その出 力には第6図aに示すように検出クロックは現わ れなくなり、カウンタ4-6のそれ以上のカウン トは行われない。カウンタ4-6は8/10M信 号が時点!。においてHからLレベルに立上るこ とによりリセットされ、そのQ出力がレレベルにな るため、このLレベルが次の検出クロックによっ てDラッチ回路4-9にラッチされ、これにより インパータ4-21の出力がHレベルになり、A NDゲート4~4が再び開され、ANDゲート4 - 4の出力に第6図aに示すように再び検出クロ ックが現われるようになる。

以下、上述したと同様の動作が行われ、インバ

ータ4-21の出力は、第6図cに示すように、8/10M信号がHレベルである期間が1T以外のときにレベルとなり、インバーク4-22の出力は、第6図 ! に示すように、8/10M信号がレベルである期間が1T以外のときレレベルとなる。このインバータ4-21及び4-22の出力はANDゲート4-23,4-24及びANDゲート4-25,4-26にゲート信号として入力される。

力される。

カウンタ4-19及び4-20はそのリセット 入力RがしからHレベルに立上ることによりリセットされ、そのHレベルの間カウントを行わず、 リセット入力Rがしレベルの間だけそのクロック 入力CKがHからしレベルに立下る毎に*1*を カウントする。そして、それらのリセット状態に おいてQ1及びQ2出力が共にしレベルになる。

カウンタ4-19及び4-20のクロック入力には、それぞれのQ2出力をインパータ4-29及び4-30で反転した信号でゲート制御されるANDゲート4-17及び4-18をそれぞれ介して復調クロックが入力されるようになっている。ANDゲート4-17及び4-18はカウンタ4-19及び4-20が復調クロックのHからしレベルへの立下りを2回カウントしてそれらのQ2出力がHレベルにならない限り開していて、第6図j及び0にそれぞれ示すように復調クロックを通過させる。

今、カウンタ4-19についてみると、そのり

セット入力RがLレベルの間復調クロックのHか らLレベルへの立下りをカウントし、カウント値 が 1 のときはその Q 1 出力が第 6 図 k に示すよう にHレベルとなる。そしてリセット入力Rがしか らHレベルに立上るとりセットされ、そのQ1出 力が第6図kに示すようにHからLレベルに立下 る。カウンタ4-19のリセット入力RがLレベ ルである期間が長いときは、復調クロックのしか らHへの立下りを2回カウントしそのQ2出力が 第6図&に示すようにしからHレベルに立上る。 カウンタ4-19のQI及びQ2出力はNORゲ - ト 4 - 2 7 に入力されているが、NORゲート 4-27は両入力が共にLレベルのときその出力 がHレベルとなり、それ以外のときはLレベルと なり、これがANDゲート4-24に入力される ようになっている。そしてカウンタ4-19のQ 2出力がANDゲート4-23に入力されている ので、ANDゲート4-23及び4-24の出力 にはそれらの両入力がHレベルとなる間第 6 図 m 及びnに示すようにHレベルとなる。Dラッチ4

- 1 4 は、そのクロック入力 C K に入力されている 8 / 1 0 M信号が日からしレベルに立下った時点でその D 1 及び D 2 入力をラッチするが、 8 / 1 0 M信号と復調クロックの周波数が等しいときには、 8 / 1 0 M信号が立下る時点で A N D ゲート4 - 2 3 及び 4 - 2 4 の出力が日レベルになっていることがなく、ラッチ回路 4 - 1 4 には日レベルがラッチされることはなく、 Q 1 及び Q 2 出力のいずれもしレベルに保たれる。

同様のことは、カウンタ 4 - 2 0 の Q 1 及び Q 2 出力をそれぞれ示す第 6 図 p 及び q 、 A N D ゲート 4 - 2 5 及び 4 - 2 6 の出力をそれぞれ示す第 6 図 r 及び s からも明らかなように D ラッチ回路 4 - 1 3 の Q 1 及び Q 2 出力にも生じる。

従って、ORゲート4-31及び4-32の出力は第6図「n及び1」に示すように共にレレベルを保ち、MMV4-33及び4-34がトリガされることがなく、よって加算器4-35の出力からLPF6(第1図)へは何の信号も送られず、VCO8は現状に保たれる。

(効果)

以上説明したように本発明によれば、位相比較 器の他に、NRZIデータ列と復調クロックとの 周波数を比較することのできる周波数比較器を制 し、両比較器の出力により電圧制御発振器を制御 するようにしているため、キャプチャレンジを広 くすることができ、復調クロックを早期にNRZ Iデータ列に位相ロックすることができるように なっている。

4.図面の簡単な説明

第1図は本発明の実施例を機略構成を示すプロ ック図、

第2図は8/10M信号の一例を示す波形図、 第3図は第1図中の周波数比較器の原理を説明 するためのタイミングチャート図、

第4図は最小タイムインターバルを検出する原理を説明するための説明図、

第5図は第1図中の周波数比較器の具体例を示 す電気回路プロック図、

第6図乃至第8図は第5図中の各部の被形を示

これに対し、第7図に示すように復調クロックの周波数が高くなった場合には、第5図中の各部の波形が第7図♪~sに第7回 1 に変で示すないの出力に第7回 1 にの出力に第7回に表すないので、これにルスを生される。ロアでないのでの幅のパルスを出力によりが発生し、これを加算器4-35の出力にルスを発生し、これを加算器4-35の出力にルスを発生し、これを加算器4-35の出力が除去されたというの数成分が除去された後、この発掘した。この第7回 1 図とは負の値を有するので、VCO8の発掘 周波を低下させる。


第8図は復調クロックの間波数が低い場合の各部の波形を示し、該図から明らかなように、 OR ゲート4-32の出力に第8図「」に示すようなパルスが発生され、これに基づいて VCO8 (第1図)に正のエラー電圧信号が印加されて、 VCO8の周波数を上昇させる。


すタイミングチャート図である。

3 … 位相比較器、 4 … 周波数比較器、 7 … 加算器、 8 … 電圧制御発振器、 4 - 4 , 4 - 5 … A N Dゲート、 4 - 6 , 4 - 7 , 4 - 1 9 , 4 - 2 0 … カウンタ、 4 - 9 , 4 - 1 0 , 4 - 1 3 , 4 - 1 4 … D ラッチ回路、 4 - 1 1 … シフトレジスタ。


特許出願人 パイオニア株式会社 日立製作所 株式会社 日立製作所 代理 人 瀧 野 秀 雄 (型) は 中 内 康 雄 (型) ま

特開昭 64-49176 (8)






第 2 図



第 3 図



第 5 図

